vhdlsim
– przejście w tryb symulacji. Generacja pliku apsi.tst służącego do symulacji oraz odczytanie i przetworzenie pliku apsi.out, który zawiera wyniki symulacji vhdl odczytane przez port równoległy.
W celu dokonania symulacji VHDL całego systemu współpracującego z modułem APSI, dokonano specjalnej modyfikacji modułu APSI, który po dodaniu komendy vhdl_sim przestaje komunikować siępłytą z układem FPGA i przechodzi w tryb symulacji. Dokładniejszy opis całego systemu znajduje się w osobnych tutorialach.
Niestety bardzo trudna jest symulacja na poziomie języka VHDL wszystkich możliwości programu apsi.exe komunikującego się przez port równoległy z płytą XSV/VSB. Dotyczy to szczególnie komend skoku warunkowego, dla którego skok jest wykonywany w zależności od wartości odczytanej poprzez port równoległy. Warto podkreślić, że instrukcja waitbit symuluje się poprawnie.
Komendy stosowane w pliku apsi.tst
1, a – write address a (byte) – wystawienie na porcie EPP adresu do zapisu, 4 transfery są wymagane aby przesłać jeden adres
2, d – write data d (byte) – wystawienie danej do zapisu na porcie EPP.
3 – read – powoduje odczyt danej z portu EPP
10, t – sleep time – czas wstrzymania aktywności w ms (t<256)
11, b, a3, a2, a1, a0, m, - waitbit0, waitbit1 – zob. instrukcje skryptu. b=0 waitbit0, b=1 waitbit1, ai –adres (4 transfery, m- maska)
255 – End Of File – zakończenie, koniec pliku.